Цель работы: Исследование и синтез сумматоров.

**3.3.1 Арифметические сумматоры**

Арифметические сумматоры являются составной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они используются также для формирования физического адреса ячеек памяти в МП с сегментной организацией памяти. В программе EWB арифметические сумматоры представлены в библиотеке Comb'I двумя базовыми устройствами, показанными на рисунке 3.5: полусумматором и полным сумматором. Они имеют следующие назначения выводов: А В – входы слагаемых, Σ – результат суммирования. Со – выход переноса, Сi – вход переноса. Многоразрядный сумматор создается на базе одного полусумматора и *п* полных сумматоров.




Рисунок 3.5 - Схемы полусумматора и полного сумматора

Для исследования внутренней структуры и логики функционирования сумматоров как нельзя лучше подходит логический преобразователь. После подключения полусумматора к преобразователю получаем таблицу истинности и булево выражение. Сравнивая полученные данные с результатами исследования базовых логических элементов в предыдущем разделе, приходим к выводу, что при подключении вывода полусумматора к зажиму OUT преобразователя он выполняет функции элемента - Исключающее ИЛИ. Подключив клемму OUT преобразователя к выходу Со полусумматора и проделав аналогичные действия приходим к выводу, что в таком включении полусумматор выполняет функции элемента И.

**3.3.2 Контрольные вопросы и задания**

3.3.2.1 Чем отличается полусумматор от полного сумматора?

3.3.2.2 Установите различия в булевых выражениях и графических обозначениях логических элементов программы EWB от принятых в отечественной научно-технической литературе.

3.3.2.3 Синтезировать сумматор (на входе a и b; выход сумма). Нельзя использовать XOR.

3.3.2.4 Синтезировать полусумматор (на входе a и b; выход сумма и перенос).

3.3.2.5 Синтезировать полный сумматор (на входе a, b и перенос; выход сумма и перенос).

3.3.2.6 Синтезировать 4-разрядный параллельный сумматор с параллельным

21

переносом. Предусмотреть вход переноса.

3.3.2.7 Синтезировать 8-разрядный сумматор с групповым переносом (группа 4 разряда).